PISATI, MATTEO
PISATI, MATTEO
DIPARTIMENTO DI ELETTRONICA (attivo dal 01/01/1900 al 29/02/2012)
Mostra
records
Risultati 1 - 2 di 2 (tempo di esecuzione: 0.001 secondi).
"Clock Recovery and equalization techniques for lossy channels in multi Gb/s serial links”
2008-01-01 M., Pozzoni; S., Erba; P., Viola; Pisati, Matteo; E., Depaoli; Sanzogni, Davide; Brama, Riccardo; D., Baldi; Repossi, Matteo; Svelto, Francesco
A multi-standard 1.5 to 10Gb/s latch based 3 tap DFE receiver with a SSC tolerant CDR for serial backplane communication
2009-01-01 M., Pozzoni; S., Erba; P., Viola; Pisati, Matteo; E., Depaoli; Sanzogni, Davide; R., Brama; D., Baldi; Repossi, Matteo; Svelto, Francesco
| Titolo | Data di pubblicazione | Autore(i) | File |
|---|---|---|---|
| "Clock Recovery and equalization techniques for lossy channels in multi Gb/s serial links” | 1-gen-2008 | M., Pozzoni; S., Erba; P., Viola; Pisati, Matteo; E., Depaoli; Sanzogni, Davide; Brama, Riccardo; D., Baldi; Repossi, Matteo; Svelto, Francesco | |
| A multi-standard 1.5 to 10Gb/s latch based 3 tap DFE receiver with a SSC tolerant CDR for serial backplane communication | 1-gen-2009 | M., Pozzoni; S., Erba; P., Viola; Pisati, Matteo; E., Depaoli; Sanzogni, Davide; R., Brama; D., Baldi; Repossi, Matteo; Svelto, Francesco |