Sfoglia per Autore
Mostrati risultati da 1 a 4 di 4
Time to digital converter based on a 2-dimensions Vernier architecture
2009-01-01 Liscidini, Antonio; Vercesi, Luca; Castello, Rinaldo
Two-Dimensions Vernier Time-to-Digital Converter
2010-01-01 Vercesi, Luca; Liscidini, Antonio; Castello, Rinaldo
A dither-less all digital PLL for cellular transmitters2011 IEEE Custom Integrated Circuits Conference (CICC)
2011-01-01 Vercesi, Luca; L., Fanori; F., De Bernardinis; Liscidini, Antonio; Castello, Rinaldo
"A Dither-Less All Digital PLL for Cellular Transmitters,"
2012-01-01 Vercesi, Luca; Fanori, L.; De Bernardinis, F.; Liscidini, Antonio; Castello, Rinaldo
Titolo | Data di pubblicazione | Autore(i) | File |
---|---|---|---|
Time to digital converter based on a 2-dimensions Vernier architecture | 1-gen-2009 | Liscidini, Antonio; Vercesi, Luca; Castello, Rinaldo | |
Two-Dimensions Vernier Time-to-Digital Converter | 1-gen-2010 | Vercesi, Luca; Liscidini, Antonio; Castello, Rinaldo | |
A dither-less all digital PLL for cellular transmitters2011 IEEE Custom Integrated Circuits Conference (CICC) | 1-gen-2011 | Vercesi, Luca; L., Fanori; F., De Bernardinis; Liscidini, Antonio; Castello, Rinaldo | |
"A Dither-Less All Digital PLL for Cellular Transmitters," | 1-gen-2012 | Vercesi, Luca; Fanori, L.; De Bernardinis, F.; Liscidini, Antonio; Castello, Rinaldo |
Mostrati risultati da 1 a 4 di 4
Legenda icone
- file ad accesso aperto
- file disponibili sulla rete interna
- file disponibili agli utenti autorizzati
- file disponibili solo agli amministratori
- file sotto embargo
- nessun file disponibile