ZHANG, HONGYANG

ZHANG, HONGYANG  

DIPARTIMENTO DI INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE  

Mostra records
Risultati 1 - 6 di 6 (tempo di esecuzione: 0.007 secondi).
Titolo Data di pubblicazione Autore(i) File
A 112 Gb/s PAM-4 RX Front-End with Unclocked Decision Feedback Equalizer 1-gen-2021 Petricli, I.; Zhang, H.; Monaco, E.; Albasini, G.; Mazzanti, A.
A 4.9pJ/b 16-to-64Gb/s PAM-4 VSR transceiver in 28nm FDSOI CMOS 1-gen-2018 Depaoli, Emanuele; Monaco, Enrico; Steffan, Giovanni; Mazzini, Marco; Zhang, Hongyang; Audoglio, Walter; Belotti, Oscar; Rossi, Augusto Andrea; Albasini, Guido; Pozzoni, Massimo; Erba, Simone; Mazzanti, Andrea
A 64 Gb/s Low-Power Transceiver for Short-Reach PAM-4 Electrical Links in 28-nm FDSOI CMOS 1-gen-2019 Depaoli, Emanuele; Zhang, Hongyang; Mazzini, Marco; Audoglio, Walter; Rossi, Augusto Andrea; Albasini, Guido; Pozzoni, Massimo; Erba, Simone; Temporiti, Enrico; Mazzanti, Andrea
CMOS Continuous-Time Linear Equalizers for High-Speed Serial Links 28-feb-2020 Zhang, Hongyang
Five to 25 Gb/s continuous time linear equaliser with transversal architecture 1-gen-2017 Zhang, Hongyang; Monaco, E.; Bassi, M.; Mazzanti, A.
Flexible Transversal Continuous-Time Linear Equalizer Operating up to 25Gb/s in 28nm CMOS 1-gen-2018 Zhang, H.; Monaco, E.; Bassi, M.; Mazzanti, A.