Design Optimization of Charge Preamplifiers With CMOS Processes in the 100 nm Gate Length Regime
RATTI, LODOVICO;
2009-01-01
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.