A failure analysis test structure for deep sub-micron CMOS copper interconnect technologies

Cabrini, Alessandro; Cantarelli, D.; Cappelletti, P.; Casiraghi, R.; Iezzi, D.; Maurelli, A.; Pasotti, M.; Rolandi, P. L.; Torelli, Guido

doi:10.1109/ICMTS.2005.1452279

CINECA IRIS Institutional Research Information System

IRIS è la soluzione IT che facilita la raccolta e la gestione dei dati relativi alle attività e ai prodotti della ricerca. Fornisce a ricercatori, amministratori e valutatori gli strumenti per monitorare i risultati della ricerca, aumentarne la visibilità e allocare in modo efficace le risorse disponibili.

A failure analysis test structure for deep sub-micron CMOS copper interconnect technologies / A. Cabrini; D. Cantarelli; P. Cappelletti; R. Casiraghi; D. Iezzi; A. Maurelli; M. Pasotti; P. L. Rolandi; G. Torelli. - STAMPA. - (2005), pp. 245-249. ((Intervento presentato al convegno International Conference on Microelectronic Test Structures (ICMTS '05) tenutosi a Leuven (Belgium) nel April 2005.

Scheda prodotto non validato

Attenzione! I dati visualizzati non sono stati sottoposti a validazione da parte dell'ateneo

Titolo:	A failure analysis test structure for deep sub-micron CMOS copper interconnect technologies
Autori:	CABRINI, ALESSANDRO D. Cantarelli P. Cappelletti R. Casiraghi D. Iezzi A. Maurelli M. Pasotti P. L. Rolandi TORELLI, GUIDO mostra contributor esterni nascondi contributor esterni
Data di pubblicazione:	2005
Handle:	http://hdl.handle.net/11571/25630
ISBN:	9780780388550
Appare nelle tipologie:	4.1 Contributo in Atti di convegno

File in questo prodotto:

Non ci sono file associati a questo prodotto.

Utilizza questo identificativo per citare o creare un link a questo documento:
http://hdl.handle.net/11571/25630

Citazioni

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.